Topic : Chips 'n Chips Author : Michael Ruge Version : chips_x.hyp (01/05/2001) Subject : Dokumentation/Hardware Nodes : 1505 Index Size : 35662 HCP-Version : 3 Compiled on : Atari @charset : atarist @lang : @default : @help : @options : -i -s +zz -t4 @width : 75 View Ref-File Memory Modules MSC23108C/CL-xxDS2 - 1M Word x 8-Bit DRAM Module FPM MSC23109C/CL-xxDS3 - 1M Word x 9-Bit DRAM Module FPM MSC23132C/CL-xxBS8/DS8 - 1M Word x 32-Bit DRAM Module FPM MSC23136C/CL-xxBS10/DS10 - 1M Word x 36-Bit DRAM Module FPM MSC2323258A-xxBS4/DS4 - 2M Word x 32-Bit DRAM Module EDO MSC23232C/CL-xxBS16/DS16 - 2M Word x 32-Bit DRAM Module FPM MSC23236C/CL-xxBS20/DS20 - 2M Word x 36-Bit DRAM Module FPM MSC23408C/CL-xxDS8 - 4M Word x 8-Bit DRAM Module FPM MSC23409C/CL-xxDS9 - 4M Word x 9-Bit DRAM Module FPM MSC2343257A-xxBS8/DS8 - 4M Word x 32-Bit DRAM Module EDO MSC23432A-xxBS8/DS8 - 4M Word x 32-Bit DRAM Module FPM MSC23436A - 4M Word x 36 Bit DRAM Module MSC23437A-xxBS9/DS9 - 4M Word x 36-Bit DRAM Module FPM MSC23832A-xxBS16/DS16 - 8M Word x 32-Bit DRAM Module FPM MSC23836AA-xxBS20/DS20 - 8M Word x 36-Bit DRAM Module FPM MSC23837A-xxBS18/DS18 - 8M Word x 36-Bit DRAM Module FPM MSC23T/D1721C-xxBS20 - 1M Word X 72-Bit DRAM Module FPM FPM - Fast Page Mode, normale DRAMs (256 Spalten, Pagegröße bei 16 Bit immerhin 512 Bytes) schreiben nach einem CAS den Inhalt der Schreib/Leseverstärker zurück was viel Zeit kostet. Fast Page Mode DRAM Bausteine schreiben die Daten erst dann zurück wenn die Page gewechselt wird. Die Wirkung ist beachtlich: inner- halb einer Page (Seite) sind dann bei einem Page Hit rund dreimal so schnelle Zugriffe möglich wie bei einem normalen RAS/CAS Zugriff. EDO - Enhanced Data Out, hält die Daten eines Lesezugriffs gültig, auch wenn die Spaltenadresse schon wieder ungültig geworden ist also das CAS Signal bereits wieder weggenommen wurde. Das erlaubt beim Lesen, bereits die Reihenadresse für den nächsten Zugriff vor- zubereiten, während die Daten noch eingelesen werden. Bei normalen RAMs geht das nicht, da muß die Spaltenadresse anliegen, damit die Daten gelesen werden können. Auf gut Deutsch: Das CAS Timing ist bei EDO Rams kürzer (25 versus 40 nanosekunden bei 60ns DRAM) als bei FPM Rams. Auf üblichen Systemen spart man damit beim Lesen jeweils einen Taktzyklus (x-2-2-2 statt x-3-3-3 Burstrate). Anmerkung vom Autor: Die Intel-Chipsätze im PC-Bereich haben soweit ich weiss extra dafür einen Testmodus, in dem ein Faktor 1000 langsameres EDO-Timing gefah- ren wird. Bei einem EDO-Modul liegen dann noch gültige Daten auf dem Bus, bei einem FPM-Modul sind die Treiber längst abgeschaltet -> das Bios kann mit einfachen Schreib/Lesetests feststellen, ob das Modul EDO kann. BEDO - Burst Edo, ist schon wieder gestorben (ein Danke an die Firma Intel) obwohl es die derzeit schnellste existierende DRAM Technologie ist/war. Das DRAM Glossar weiterblättern Kapitel Verschiedene DRAM Bezeichnungen, Seite 2