•  Back 
  •  %Main 
  •  Index 
  •  Tree View 
  •  Cross references 
  •  Help page 
  •  Show info about hypertext 
  •  View a new file 
Topic       : Chips 'n Chips
Author      : Michael Ruge
Version     : chips_x.hyp (01/05/2001)
Subject     : Dokumentation/Hardware
Nodes       : 1505
Index Size  : 35662
HCP-Version : 3
Compiled on : Atari
@charset    : atarist
@lang       : 
@default    : 
@help       : 
@options    : -i -s +zz -t4
@width      : 75
View Ref-File

   Die Jaguar CPU und der DSP von Atari
 
   Heißt eigentlich "Tom", beinhaltet 750000 Transistoren und hat ein 
   Gehäuse mit 208 Beinchen.
 
   Beinhaltet die Graphics Processing Unit mit 32-bit RISC Architektur 
   (32/64 processor, 64 registers of 32 bits wide, has access to all 64
   bits of the system bus, can read 64 bits of data in one instruction)
   Wird getaktet mit 26.591 MHz und besitzt ein 4 Kilobyte großes Null-
   waitstate SRAM.
 
   Weiterhin ist der Object Prozessor (64-bit RISC Architekture, 64-bit
   wide registers) im selben Gehäuse enthalten der für die Sprite und
   Videoausgabe (pixel-mapped oder character-mapped system) zuständig
   ist.
 
   Nummer drei ist der Blitterchip (64-bit RISC Architekture, 64-bit 
   wide registers) der unteren auch für das Z-Buffering und das Gouraud
   shading zuständig ist. Und die letzte Einheit im TOM ist der DRAM
   Kontroller der mittels 64bit zugriff das 2 Megabyte große DRAM unter 
   Kontrolle behält. Die Spielecartridges können maximal 6 Megabyte groß
   sein und beinhalten einen EEPROM (electrically erasable/programmable 
   read-only memory) zum abspeichern der Spielstände und/oder anderer
   Konfigurationsparameter.

   Der Jaguar verfügt über einen 24-bit Adressbus und kann folgendes 
   damit ansteuern.

   2 Megabyte für verschiedene andere Hardware (Expansion Bus)
   6 Megabyte Cartridge ROM
   8 Megabyte DRAM




   Der Jaguar DSP von Atari

   Heißt eigentlich "Jerry", beinhaltet 600000 Transistoren und hat ein 
   Gehäuse mit 144 Beinchen.

   Beinhaltet den 32 Bit Digital Signalprozessor der mit 26.6 MHz ge-
   taktet wird und einen RISC Kern der GPU sowie ein 9 Kilobyte großes
   Nullwaitstate SRAM.
 
   Weiterhin ist Jerry für den 16 Bit Stereoton zuständig, welcher über
   zwei Digital to Analog Konvertern zum Stereoausgang geführt wird. 
   Dann ist noch eine "Time prozessing Unit" enthalten, sowie mehrere 
   Timer und einen UART der auch die beiden Joystickports verwaltet.














     Kapitel Die Jaguar CPU und der DSP von Atari, Seite 1